Laporan Akhir Modul 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Prosedur Percobaan

3. Video Percobaan

4. Analisa

5. Download File

MODUL 1

GERBANG LOGIKA

1. Jurnal  [Kembali]

1.1 Jurnal Praktikum

Hari/Tanggal: Sabtu, 7 November 2026

Nama            : Nisrina Azizah

Kelompok     : 21

 

1.1.1 Percobaan 1

A. Gerbang Logika

Input		Output
B1	B0	NOT (H1)	AND (H2)	OR (H3)	XOR (H4)	NAND (H5)	NOR (H6)	XNOR (H7)
0	0	1	0	0	0	1	1	1
0	1	0	0	1	1	1	0	0
1	0	1	0	1	1	1	0	0
1	1	0	1	1	0	0	0	1

 

1.1.2 Percobaan 2 Encoder Decoder

A. Encoder

Input										Output
D0	D1	D2	D3	D4	D5	D6	D7	D8	D9	Y3	Y2	Y1	Y0
1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	1
X	0	1	1	1	1	1	1	1	1	1	1	1	0
X	X	0	1	1	1	1	1	1	1	1	1	0	1
X	X	X	0	1	1	1	1	1	1	1	1	0	0
X	X	X	X	0	1	1	1	1	1	1	0	1	1
X	X	X	X	X	0	1	1	1	1	1	0	1	0
X	X	X	X	X	X	0	1	1	1	1	0	0	1
X	X	X	X	X	X	X	0	1	1	1	0	0	0
X	X	X	X	X	X	X	X	0	1	0	1	1	1
X	X	X	X	X	X	X	X	X	0	0	1	1	0

 

B. Decoder

INPUT				OUTPUT
D	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7	Y8	Y9
0	0	0	0	1	0	0	0	0	0	0	0	0	0

0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

 

1.1.3 Percobaan 3 Multiplexer Demultiplexer

A. Multiplexer

Input										Output
X3	X2	X1	X0	Y3	Y2	Y1	Y0	S1	S0	X	Y
X	X	X	0	X	X	X	1	0	0	0	1
X	X	0	X	X	X	0	X	0	1	0	0
X	0	X	X	X	1	X	X	1	0	0	1
0	X	X	X	0	X	X	X	1	1	0	0
X	X	X	1	X	X	X	0	0	0	1	0
X	X	1	X	X	X	1	X	0	1	1	1
X	1	X	X	X	0	X	X	1	0	1	0
1	X	X	X	1	X	X	X	1	1	1	1

 

B. Demultiplexer

INPUT				OUTPUT
D	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7	Y8	Y9	Y10	Y11	Y12	Y13	Y14	Y15
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
1	0	1	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1
1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0

2. Prosedur Percobaan  [Kembali]

1.4.1 Percobaan 1 Gerbang logika dasar

A. Gerbang Logika

1. Buat rangkaian seperti pada gambar dibawah ini.

Gambar 4.1 Rangkaian percobaan 1

2. Set switch B0 dan B1 sesuai dengan jurnal, catat output H yang terjadi pada tabel kebenaran.

B. Aljabar Boolean

Diberikan fungsi :

Dengan menggunakan Peta Karnaugh dan aljabar Boolean fungsi di atas dapat disederhanakan menjadi

Keduanya dapat pula ditulis sebagai :

Prosedur Percobaan:

1. Buat rangkaian seperti gambar berikut: Diagram logika dari rangkaian yang menyatakan dua bentuk ekivalen dari fungsi yang telah disederhanakan ditunjukkan pada gambar dibawah ini

Gambar 4.2 Rangkaian percobaan 1

(Bentuk gerbang dari dua fungsi logika yang memiliki hasil yang sama)

2. Catat hasil yang didapat tersebut dalam bentuk tabel pada jurnal. Bandingkan hasil di dapat dengan persamaaan awal.

1.4.2 Percobaan 2 Encoder Decoder

A. Encoder

1. Buatlah sebuah rangkain 10-4 encoder input dan output aktif low menggunankan IC 74147 seperti pada gambar

Gambar 4.3 Rangkaian percobaan 2

2. Set Switch D0-D9 sesuai dengan jurnal dan catat hasil pada tabel percobaan

B. Decoder

1. Buatlah sebuah rangkaian decoder 4-10 aktif HIGH menggunakan IC 4028

Gambar 4.4 Rangkaian percobaan 2

2. Set switch A, B, C, dan D sesuai dengan jurnal dan catat hasil output pada tabel hasil percobaan

1.4.3 Percobaan 3 Multiplexer dan Demultiplexer

A. Multiplexer

1. Buatlah rangkaian Multiplexer Dual 4-1 dengan menggunakan IC 4052 seperti pada gambar berikut

Gambar 4.5 Rangkaian percobaan 3

2. Set Switch X1-4 dan Y1-4 serta S0 dan S1 sesuai dengan jurnal dan catat hasil pada tabel percobaan

B. Demultiplexer

1. Buatlah sebuah rangkaian Demultiplexer 4-16 dengan menggunakan IC 74154.

Gambar 4.6 Rangkaian percobaan 2

2. Set Switch A-D serta E1 dan E2 sesuai dengan jurnal dan catat hasil pada tabel percobaan

 

3. Video Percobaan  [Kembali]

Video Penjelasan Kondisi 

Percobaan 1 Gerbang Logika

Percobaan 2 Multiplexer

Percobaan 3 Demultiplexer

Percobaan 4 Decoder

Percobaan 5 Encoder

4. Analisa  [Kembali]

Percobaan 1
1. Analisis perubahan keluaran H1, H2, H3, H4, H5, H6, dan H7 berdasarkan setiap variasi
kombinasi input BO dan B1.

Jawab :

Berdasarkan hasil percobaan, setiap kombinasi input B1 dan B0 menghasilkan keluaran berbeda pada gerbang logika. Gerbang NOT (H1) membalik nilai input B1. Gerbang AND (H2) menghasilkan 1 jika kedua input bernilai 1, sedangkan OR (H3) menghasilkan 1 jika salah satu atau kedua input bernilai 1. Gerbang XOR (H4) menghasilkan 1 jika kedua input berbeda, sementara XNOR (H7) menghasilkan 1 jika keduanya sama. Gerbang NAND (H5) merupakan kebalikan AND, sedangkan NOR (H6) merupakan kebalikan OR. Dengan demikian, setiap gerbang memiliki karakteristik keluaran sesuai fungsi logikanya.

Percobaan 2a
2. Analisa pengaruh kondisi output Low dan High terhadap hasil rangkaian encoder.

Jawab :

Berdasarkan hasil percobaan, encoder menggunakan sistem Active Low, yaitu input aktif pada logika 0 dan tidak aktif pada logika 1. Ketika seluruh input bernilai 1, tidak ada input yang aktif. Jika salah satu input berubah menjadi 0, encoder menghasilkan kode keluaran sesuai input yang aktif dalam bentuk komplemen biner. Simbol X menunjukkan bahwa nilai input tidak memengaruhi keluaran karena terdapat input aktif dengan prioritas lebih tinggi. Dengan demikian, proses pengkodean terjadi ketika input bernilai Low.

Percobaan 2b

3. Analisis pengaruh setiap kombinasi input terhadap keluaran pada rangkaian decoder dan kondisi
keluaran ketika tidak terdapat input yang aktif serta perubahan yang terjadi ketika nilai input
melebihi bilangan biner 9 (1001).

Jawab :

Berdasarkan hasil percobaan, decoder menggunakan sistem Active High, yaitu keluaran aktif bernilai 1 dan keluaran lainnya bernilai 0. Kombinasi input D, C, B, dan A menentukan keluaran yang aktif sesuai kode biner. Input 0000 mengaktifkan Y0, sedangkan 0001 mengaktifkan Y1. Untuk kombinasi input melebihi 1001 (1010–1111), tidak terdapat keluaran aktif karena berada di luar kode BCD. Dengan demikian, keluaran decoder bergantung pada kombinasi input yang diberikan.

Percobaan 3a
4. Analisa hasil percobaan rangkaian Multiplexer dengan memberika n berbagai variasi kondisi
logika pada input data X0, X1, X2, dan X3, kemudian mengubah kombinasi selektor S0 dan S1.
Jelaskan bagaimana perubahan input data dan selektor memengaruhi keluaran rangkaian.

Jawab :

Berdasarkan hasil percobaan, rangkaian multiplexer 4:1 memiliki empat input data (X0–X3) dan dua input selektor (S0 dan S1). Selektor menentukan input yang akan diteruskan ke keluaran Y, yaitu S1S0 = 00 memilih X0, 01 memilih X1, 10 memilih X2, dan 11 memilih X3. Perubahan nilai input hanya memengaruhi keluaran ketika input tersebut sedang dipilih oleh selektor. Dengan demikian, keluaran multiplexer mengikuti input yang dipilih sesuai kombinasi selektor.

Percobaan 3b
5. Analisa hubungan persamaan antara Demux dan Decoder, lalu jelaskan mengapa Demux bisa
dipandang sebagai Decoder biasa yang ditambahkan satu input data D.

Jawab :

Berdasarkan hasil percobaan, demultiplexer memiliki prinsip kerja yang mirip dengan decoder karena menggunakan selektor untuk menentukan keluaran yang aktif. Perbedaannya, demultiplexer memiliki tambahan satu input data D yang diteruskan ke keluaran sesuai kombinasi selektor. Pada sistem Active Low, keluaran yang dipilih bernilai 0, sedangkan keluaran lainnya bernilai 1. Dengan demikian, demultiplexer dapat dianggap sebagai decoder dengan tambahan input data untuk mengatur aktivasi keluaran.

5. Download File  [Kembali]

Download Laporan Akhir [klik disini]

Download file datasheet NAND disini

Download file datasheet AND disini

Download file datasheet NOR disini

Download file datasheet XNOR disini

Download file datasheet XOR disini

Download file datasheet OR disini

Download file datasheet NOT disini

Download file datasheet logic probe disini

Download file datasheet SPDT disini

Datasheet IC74ls147  [klik]

Datasheet IC4028  [klik]